집적 회로는 5V, 3.3V, 2.5V의 표준 전압을 갖는 것으로 보입니다. 1.8V …
- 누가 이러한 전압을 결정합니까?
- 더 작은 장치가 더 낮은 전압을 요구하는 이유는 무엇입니까?
답변
새로운 전압은 종종 이전의 전압과 어느 정도 호환되도록 선택되었습니다.
예를 들어 3V3 CMOS 출력 레벨은 5V TTL 입력과 호환되었습니다.
답변
게이트 지오메트리가 축소됨에 따라 더 낮은 VDD가 필요합니다. 이는 CMOS 게이트 산화물의 손상을 방지하고 누출을 최소화합니다. 팹이 0.5um에서 0.35um으로 전환되면 더 얇은 게이트는 최대 3.6V의 전위 만 처리 할 수있었습니다. 그 결과 3.3V +/- 10 %의 전원이 공급되었습니다. 스위치를 0.18um으로 설정하면 전압이 1.8V +/- 10 %로 더 감소했습니다. 최신 공정 (예 : 45nm)에서 게이트는 누설을 줄이기 위해 하프늄과 같은 고유 전율 유전체로 만들어집니다.
답변
그것은 여러 가지 요소의 조합입니다.
- 규칙-칩에 동일한 전압이 공급 될 때 시스템을 설계하는 것이 더 쉽습니다. 더욱 중요한 것은 공급 전압이 CMOS 디지털 출력의 전압 레벨과 입력의 전압 임계 값을 결정한다는 것입니다. 칩 간 통신의 표준은 5V 였지만 현재는 3.3V이지만 저전압 스윙 직렬 통신 인터페이스가 폭발적으로 증가했습니다. 여기서 “산업”이 공급 전압을 결정한다고 말할 수 있습니다.
- CMOS 제조 공정 제한 – MOS 트랜지스터가 줄어들수록 게이트 절연 재료의 두께와 채널 길이도 줄어 듭니다. 결과적으로 신뢰성 문제 나 손상을 피하기 위해 공급 전압을 낮추어야합니다. I / O 인터페이스에서 “편리한”공급 전압을 유지하기 위해 (위 3.3V와 같이)이 셀은 칩 코어와 다른 (더 크고 느린) 트랜지스터를 사용하여 만들어집니다. 여기서 “fab”(제조 프로세스를 설계 한 사람)이 전압을 결정합니다.
- 전력 소비-각 프로세스 세대에서 칩은 2 배 더 많은 트랜지스터를 수용 할 수 있으며 x2 더 높은 주파수에서 실행됩니다 (최소한 최근까지 해당됨). 이를 감소시키기 위해 공급 전압은 트랜지스터 크기에 비례하여 축소되고 있거나 전력 / 단위 면적이 2 배 증가합니다. 여기서 칩 디자이너의 목소리가 중요합니다.
최근에는 그림이 더욱 복잡해졌다. 제한된 고유 트랜지스터 이득으로 인해 공급 전압을 쉽게 축소 할 수 없다. 이 게인은 스위칭 속도를 제한하는 트랜지스터 채널의 “온”저항과이를 통해 전류 누출을 유발하는 “오프”저항 간의 절충 (주어진 공급 전압에서)을 나타냅니다. 그렇기 때문에 코어 공급 전압이 약 1V로 정해져서 새로운 디지털 IC 칩의 속도가 더 느리게 성장하고 전력 소비가 예전보다 빠르게 증가합니다. 제조 공정 변동성을 고려하면 상황이 악화되고 있습니다. 트랜지스터 스위칭 임계 값 전압을 충분히 정확하게 위치시킬 수 없으면 (트랜지스터가 작아 질수록 매우 어려워 짐) “on”/ “off”저항 사이의 마진이 사라집니다.
답변
전압은 패턴을 따르는 것처럼 보입니다.
- 3.3v = 5v의 2/3
- 2.5v = 5v의 1/2
- 1.8v = 5v의 ~ 1 / 3 (1.7은 1/3에 가까울 것입니다.
- 1.2v = 5v의 1/4
답변
” 더 작은 장치가 더 낮은 전압을 요구하는 이유는 무엇 입니까?” 더 작은 IC는 열을 제거하기 위해 표면이 적습니다. IC 어딘가에서 비트가 토글 될 때마다 커패시터가 충전 또는 방전되어야합니다 (즉, CMOS 트랜지스터의 게이트 커패시턴스). 디지털 IC의 트랜스이 소트 르 (transisotr)는 일반적으로 매우 작지만, 그중 많은 것이 있으므로 문제는 여전히 중요합니다. 커패시터에 저장된 에너지는 0.5 * C * U ^ 2와 같습니다. 두 배의 전압으로 인해 모든 MOSFET의 게이트에 사용되는 에너지의 2 ^ 2 = 4 배가 발생합니다. 따라서 2.5V에서 1.8V로 조금만 내려도 상당한 개선이 이루어질 것입니다. 그렇기 때문에 IC 디자이너는 수십 년 동안 5V를 고수하고 1.2V를 사용할 준비가 될 때까지 기다렸지 만 그 사이에 다른 모든 재미있는 전압 레벨을 사용했습니다.
답변
짧은 대답 : TI의 괴짜들은 그렇게 말했다.
노이즈 내성을 위해 5 볼트가 선택되었습니다 . 초기 칩은 전력 호그 였으므로 설계자가 모든 칩의 공급 핀에 커패시터를 배치하여 극복하려고 시도 할 때마다 전원 공급 장치에 리플을 일으켰습니다. 그럼에도 2.4 볼트의 헤드 룸이 추가되어 0.8V와 2.2V 사이의 금지 구역으로 들어가는 것을 막을 수있었습니다. 또한 트랜지스터는 작동으로 인해 ~ 0.4V 전압 강하를 일으켰습니다.
배터리 수명을 연장하기 위해 공급 전압이 떨어지고 있으며, 휴대용 장치를 더 작고 가볍게 만들기 위해 칩 다이가 줄어들고 있습니다. 칩에서 부품의 간격이 가까울수록 과도한 가열을 방지하기 위해 더 낮은 전압이 필요하며 더 높은 절연체를 통해 더 높은 전압이 흐를 수 있습니다.
답변
IC를 만드는 사람은 필요한 전압을 결정합니다.
예전에는 누군가가 디지털 로직에 5V를 사용하기 시작했고 오랫동안 고착되었습니다. 주로 모든 사람이 5V에서 실행되는 많은 칩으로 설계 할 때 4V가 필요한 칩을 판매하는 것이 훨씬 더 어렵 기 때문입니다.
iow : 모든 사람이 동일한 전압을 사용하는 이유는 칩을 사용하는 설계자가 “비정상적인”전압을 사용하기 위해 저주받지 않기를 원하기 때문에 모두 동일한 프로세스를 선택하는 것이 중요하지 않습니다.
전압이 높을 경우 특정 속도로 신호를 전환하면 더 많은 전력이 소비되므로, 속도가 빠를수록 전류를 낮추기 위해 더 낮은 전압이 필요하므로 더 빠르고 밀도가 높고 현대적인 회로는 기존 칩보다 낮은 전압을 사용하는 경향이 있습니다.
많은 칩이 i / o에 3.3V를 사용하고 내부 코어에 1.8V와 같은 더 낮은 전압을 사용합니다.
칩 설계자들은 1.8V가 홀수 볼 전압이며 칩 자체에 코어 전압을 제공하기 위해 내부 레귤레이터가 내장되어 설계자가 코어 전압을 생성하지 않아도된다는 것을 알고있다.
이중 전압 상황의 예는 3.3V에서 실행되지만 내부 2.5V 레귤레이터가있는 ENC28J60을 살펴보십시오.