선형 회로를 구성하는 데 어떤 CMOS 로직 제품군을 안전하게 사용할 수 있습니까? 안정성 문제가

방금 디지털 CMOS 인버터가 아날로그 기능 (주로 발진기 및 증폭기)을 수행하도록 구성 할 수 있다는 것을 알게되었습니다. 그러나 많은 예 는 오래된 CD4000 시리즈 장치를 선호합니다. 또한이 애플리케이션 노트 는 섹션 3에서 버퍼 인버터를 사용하면 안정성 문제가 발생할 수 있다고 언급합니다.

  1. 선형 연산을 수행하기 위해 어떤 로직 제품군을 안정적으로 구성 할 수 있습니까? 어떤 가정을 피해야합니까?
  2. AHC 및 LVC에 대한 5V 허용 I / O와 같은 “특별한”보호 회로가 추가적인 안정성 문제를 일으키거나 선형 작동을 방해합니까?
  3. TTL 호환 장치 (HCT, ACT, AHCT)를 사용하여 선형 회로를 만들려고하면 어떻게됩니까?
  4. 선형 지역에서 디지털 IC를 사용하는 것은 나쁜 습관으로 간주됩니까?

답변

모든 로직 제품군은 버퍼링 된 인버터를 사용하는 것을 선호합니다. 디지털 인버터에서는 신뢰성이 높고 전력을 덜 사용하기 때문입니다. 그러나 버퍼되지 않은 인버터는 수정 발진기를 구축하는 데 유용하므로 많은 제품군에 존재합니다. 74xx1GU04를 검색하십시오.

5V 허용 I / O에는 VCC에 대한 ESD 보호 다이오드가 없으므로 정전 용량이 적고 VCC를 초과하면 신호가 덜 왜곡되는 경향이 있습니다.

TTL 호환 입력은 스위칭 임계 값이 낮아 VCC와 접지간에 더 이상 대칭이 아닙니다.

버퍼되지 않은 게이트는 선형 회로에 사용됩니다. 버퍼 게이트는 전혀 작동하지 않을 것입니다.

또 다른 유용한 애플리케이션 노트 : 버퍼링 된 CD4xxx 특성 이해 .

답변

인버터와 같은 로직 게이트는 실제로 단순한 아날로그 회로, 비교기, 기본적으로 높고 낮은 두 가지 안정적인 상태를 갖는 아날로그 입력 신호와 잘 작동하도록 맞춤화 된 것을 기억해야합니다.

따라서 연산 증폭기를 논리 장치로 사용할 수있는 것처럼 간단한 논리 장치도 아날로그 역할로 사용할 수 있습니다.

인버터는 특히이 역할을 훌륭하게 수행합니다. 실제로 가지고있는 것은 네거티브 핀이 입력으로 노출되고 포지티브 핀이 기본적으로 하프 레일에 “연결”되어있는 간단한 비교기 / 오프 앰프입니다. (또는 TTL 등의 다른 점) 네거티브 핀을 노출시키기 때문에 연산 증폭기와 동일한 방식으로 네거티브 피드백 루프를 사용할 수 있습니다. 비 반전 로직은 덜 유용합니다.

그들이 아날로그 역할에서 얼마나 잘 작동하는지는 물론 특정 게이트의 특성에 달려 있습니다. 오래된 장치는 매우 간단한 정합 트랜지스터이며, 버퍼링 된 버라이어티는 내부가 적어 선형성이 떨어집니다.

그러나 로직 디바이스는 신호가 로직 레벨 사이에있을 때 개방 회로 또는 더 나쁜 슛-쓰루 경향을 가지므로 저주파 신호를위한 단순한 증폭기로 사용하는 것은 좋은 생각이 아닙니다.

그러나 지연 회로의 일부 또는 발진기의 드라이버로 이들을 사용하면 게이트가 히스테리시스가 내장 된 슈미트 트리거 인 경우 특히 잘 작동합니다 .

답변

나는 다른 사람들이 정교하지 않은 몇 가지 요점을 추가하고 싶었다.

버퍼되지 않은 게이트를 선형 증폭기로 사용하는 것이 일반적이지만 몇 가지 단점을 염두에 두어야합니다.

아마도 가장 중요한 것은 매개 변수가 잘못 지정된 것입니다. 증폭기 데이터 시트에는 증폭기 속성에 대한 많은 정보가 있지만 일반적으로 논리 장치의 데이터 시트에는 그러한 정보가 거의 없습니다. 또한 작동 조건 (작동 전압, 온도 등)에 대해 큰 공차 및 가변성이 있어야합니다. 따라서 이러한 큰 변형을 견딜 수있는 회로에만 이러한 장치를 사용하는 것이 좋습니다.

버퍼링되지 않은 인버터는 저속에서 구형 4000 시리즈부터 매우 빠른 LVC 범위까지 다양한 CMOS 로직 제품군으로 제공됩니다. 그들의 속성은 현저히 다릅니다. 입력 전압이 높음과 낮음 사이의 중간 범위 인 경우 두 트랜지스터가 동시에 전도되는 경우 전력 소모가 최대가되는 경향이 있으므로 특히 전력 소비를 면밀히 살펴보고 싶습니다. 이것은 작동 전압에 따라 크게 달라집니다. 로직 제품군이 더 빠르고 더 높은 출력 구동을하게됩니다. 이것이 4000 시리즈가 상당히 양성인 반면 LVC 타입 로직은 다루기가 훨씬 어렵다.

로직 제품군에 따라 지정된 최대 신호 상승 / 하강 시간이있을 수 있으며, 이는 입력 레벨이 오랫동안 높고 낮게 유지되지 않아야 함을 나타냅니다. 이를 위반하면 높은 전력 소비를 얻을 수있을뿐만 아니라 안정성 문제가 발생할 수도 있습니다. 상당히 작은 쌍의 트랜지스터에서 발생하는 열로 인해 회로의 신뢰성에 영향을 줄 수도 있습니다. TI 애플리케이션 노트 SCBA004는 이에 대해 더 자세히 설명합니다.

결론은 다음과 같습니다. 심각한 제한 사항을 알고있는 경우 이러한 장치를 선형 응용 프로그램에 사용할 수 있습니다. 저렴한 가격은 매력적이지만 간단한 회로와 함께 제공되는 단점은 상당합니다.

답변

‘선형’영역에서 작동하는 디지털 IC는 그리 선형 적이 지 않을 수 있습니다. 수십 년 전 저는 링 오실레이터에서 CD4xxx 인버터 칩을 사용하는 제품을 설계했습니다. 제조업체는 “현대”디지털 부품 (IIRC HCT)을 ‘선형’범위 (풀업 및 풀다운 출력 트랜지스터가 동시에 켜져 있음)에서 작동 할 때 슛 스루를 겪었습니다. 말할 것도없이, 칩은 뜨겁게 담배를 피웠다 😉

따라서 귀하의 질문에 대답하기 위해, 매우 드문 경우를 제외하고는 디지털 IC를 선형 장치로 사용하는 것이 일반적으로 좋지 않습니다!

답변

나의 goto CMOS 솔루션

여기에 이미지 설명을 입력하십시오

  • 모든 로직 I / O는 Vdd와 Vss 사이의 선형 영역에서 아날로그 특성을 갖습니다.

  • 네거티브 피드백 선형 증폭기가 Vdd 및 공급 업체에 대한 단일 이득 및 감도에서 우수한 위상 마진을 가져야한다는 점을 감안하면 모든 로직 제품군을 사용할 수 있습니다.

-추가

  • 74HCT 또는 74xxT는 Vdd / 2 대신 1.5V에서 호환되는 TTL 입력 임계 값이며 Vdd = 3V에 도달 할 때와 동일합니다. 음의 R 피드백으로자가 바이어스를 사용하면 출력 듀티 사이클이 ESD 클램프 다이오드를 접지로 트리거 할 수있는 신호 레벨에 따라 입력에서 1.5Vdc에 도달하려고 시도합니다.

  • 회로, 공급 및 레이아웃의 임피던스를 완전히 인식하지 않고 선형 및 RF 설계에서와 같이 모든 사람이 처음으로 성공하는 것은 아닙니다. 싸고 더러운 CMOS 버퍼 인버터는> 150MHz의 놀라운 이득 대역폭 곱을 가지고> 60dB의 페니 당 인버터.

입력이 AC 커플 링 될 때는 자체 바이어스가 쉽지 않지만 버퍼링 된 인버터를 선택하면 기술적 인 문제가 발생합니다. 폐쇄 루프 게인이 개방 루프 게인보다 훨씬 낮 으면 오실 레이션 감도가 증가합니다. 이는 OA와 같이 내부적으로 보상되지 않기 때문입니다.

  • 버퍼 된 인버터는 OA보다 고 이득 비디오 증폭기처럼 취급됩니다.

1 단계 인버터 또는 UB (Unbuffered)의 개방 루프 이득은 최소 20dB이고 버퍼 (B) 3 단계의 경우> 60dB입니다. Zf / Z를 사용하는 경우 네거티브 피드백을 위해서는 단일 공급 CMOS Op Amp와 마찬가지로 입력과 출력을 AC 커플 링해야합니다. Zf는 일반적으로 입력의 저 전류 자체 DC 바이어스에 대해 높은 저항으로 선택되지만, 너무 높으면 R2C1에서 Vdd / 2로 설정되는 입력 전압의 켜기 시간이 느려집니다.

개략도

이 회로 시뮬레이션 – CircuitLab을 사용하여 작성된 회로도

버퍼링 된 (B) 인버터는 버퍼링되지 않은 (UB)의 dB 선형 게인의 3 배에 해당하므로 비디오 증폭기는 20 ~ 500 Ohms 드라이버 임피던스의 Zout으로 60dB 게인이 필요한 경우 흥미로운 동작을합니다. 여기서 Zout = RdsOn = Vol / Iol @ ~ x mA

기타 세부 사항

1970 년 이후 CMOS 로직의 역사를 감안할 때 {4xxx, ‘HCxxx &’ALCxx}와 같은 수십 개의 표준 제품군 접두사가 있습니다. RdsOn, Ciss 및 Coss와 같은 모든 아날로그 특성은 데이터 시트에 직접 지정되지 않지만 이러한 제한 전류 드레인 및 큰 신호 대역폭을 알고 있습니다. RdsOn vs Vgs와 같은 FET 동작은 Vss 범위에 의해 결정되며 각 세대는 속도 증가, 속도에서의 전력 소비 감소 또는 둘 다에 해당합니다. 이는 더 작은 리소그래피, 더 낮은 Vdd 범위 및 더 낮은 RdsOn 드라이버 값을 초래했습니다.

  • RssOn이 Vss에 의존하는 각 54/74 CMOS 계열 제품군에 대해 상당히 일관성이 있음 (50 %)을 이미 알고있을 것입니다. Vgs를 올리면 자연스럽게 RdsOn이 낮아집니다. 낮은 Vss 범위는 RdsOn 상승으로 속도에 의해 제한되며, 높은 범위는 교차 전도 전류 및 전력 소비를 증가시킵니다.

모든 로직 제품군을 선형 증폭기로 사용할 수있을 것으로 기대하지만 확인하지는 못했습니다 . 각 선형 앰프. 선형적이고 안정적인 규칙을 따라야합니다. 그러나 단일 이득 위상 마진에 영향을 미치는 레이아웃 인덕턴스 및 기타 임피던스에 따라 Op 앰프가 설계되는 방식에 따라 1 차 폴에 대한 외부 보상이 필요할 수 있습니다.

최상의 결과를 얻으려면 설계자는 모든 공급 업체에 대해 ~ +/- 50 %의 넓은 허용 오차가 있더라도 회로의 모든 임피던스 * Z (f) 대 주파수를 잘 알고 있어야합니다. 이 수치가 크게 변할 것이라고 절대 과소 평가하지 마십시오. 따라서 승인 된 공급 업체 목록 AVL은 모든 설계에서 각 부품 번호에 대해 검증 한 공급 업체 목록 만 포함해야합니다. 그렇지 않으면 설계 및 테스트를 통해 이러한 문제를 방지하는 방법을 찾아야합니다. 그러나 일반적으로 RdsOn (또는 드라이버 ESR) 제한을 반영하는 논리 사양이 모든 공급 업체에 대해 일치한다는 것을 알았습니다.

  • 여기에는 전원 및 드라이버 임피던스의 Z (f)에 대한 추정치 << Zout, 소스 및 각 칩의 공급 대역폭에 대한 레이아웃 및 디커플링 캡이 포함됩니다. CMOS Zout = RdsOn out입니다. 버퍼되지 않은 인버터가보다 안정적이고 권장되는 이유는 1 ~ 10M 피드백 R로 자체 DC 바이어스되는 단일 스테이지 게인이 수정 발진기 (XO)에 일반적으로 적합하기 때문입니다.

에프비여

0.35티아르 자형

쉽게 배울 수있는 사람들은 이미 알고 있습니다. 보드 플롯, 1 대 3 스테이지 앰프의 위상 마진, 각 로직 제품군에 대한 Vol / Iol 대 Vcc. 그렇지 않으면 간단한 설명이 불가능합니다. CD4xxx는 3 ~ 18V에서 잘 작동했으며 다른 모든 것들은 Vcc / RdsOn을 확장하여 비슷하게 작동해야합니다. 낮은 임피던스 부하 (~ 50)의 경우 AC 커플 링으로 드라이버의 Pd를 크게 줄일 수 있습니다. 74ALCxx는 3.3V에서 약 25 옴, 온도에서 5HC에서 약 50Ω +/- 50 %를 갖는다.

답변