태그 보관물: vhdl

vhdl

합성 가능한 RTL을위한“디자인 패턴”이 있습니까? 소프트웨어의 경우, Design Patterns 책

소프트웨어의 경우, Design Patterns 책 은 소프트웨어에서 공통적 인 작업을 수행하기위한 패턴 세트이며 소프트웨어 실무자들에게 작성해야하는 일부 구성 요소를 설명하는 공통 용어를 제공합니다.

합성 가능한 RTL 또는 RTL에 일반적으로 그러한 책이나 자료가 있습니까? 일반적인 함정, 설계 절충, 교착 상태 고려 사항 및 인터페이스 설계와 같은 것들.



답변

가장 좋은 방법은 Michael Keating과 Pierre Bricaud의 시스템 온 칩 설계위한 재사용 방법론 매뉴얼입니다 .


답변

내 경험에 따르면 하나 이상의 널리 사용되는 합성 도구에 대한 문서를 읽어서 어떤 디자인 패턴과 어떤 변환 패턴이 적용되는지 확인해야합니다.

대부분 알아야 할 사항 :-플롭을 만드는 방법-와이어를 만드는 방법 (래치가 아닌)-리셋을 처리하는 방법 (동기 및 / 또는 비동기)


답변

내가 찾은 A는 VHDL 설계 방법 구성 (PDF) 재미 있고 유용하지만, 단 하나의 디자인 패턴을 설명합니다.


답변