태그 보관물: transistors

transistors

NPN 트랜지스터의베이스를 당기는 데 어떤 구성이 더 낫습니까? 것이지만, 입력

나는 동료와 풀다운 저항에 대해 논의하고 있었다. 다음은 스위치로서 트랜지스터의 두 가지 구성입니다.

입력 신호는 부하를 구동하기 위해 마이크로 컨트롤러 또는 다른 디지털 출력에서 ​​나올 수 있으며, 또는 아날로그 신호에서 트랜지스터의 컬렉터에서 마이크로 컨트롤러로 버퍼링 된 출력을 제공 할 수 있습니다.

Q1의 왼쪽에는 동료의 구성이 있습니다. 그는 다음과 같이 말합니다.

  • Q1이 의도 치 않게 켜지지 않도록 10K 저항이베이스에 직접 필요합니다. Q1과 함께 오른쪽의 구성을 사용하면 저항이 너무 약해베이스를 잡아 당길 수 없습니다.
  • R2는 또한 를 과전압으로부터 보호 하고 온도 변화시 안정성을 제공합니다.
    VBE

  • R1은 과전류로부터 Q1의베이스까지 보호하며 전압 "uC-out"이 높은 경우 (예 : + 24V) 더 큰 값의 저항이됩니다 . 분압기가 형성 될 것이지만, 입력 전압이 충분히 높기 때문에 문제가되지 않습니다.

오른쪽에 Q2와 함께 내 구성이 있습니다. 내 생각에는:

  • NPN 트랜지스터의베이스는 MOSFET 또는 JFET와 같은 높은 임피던스 지점이 아니며 트랜지스터의 는 500 미만이며 트랜지스터를 켜려면 최소 0.6V가 필요하므로 풀다운 저항 중요하지 않으며 대부분의 경우 필요하지도 않습니다.
    HFE

  • 풀다운 저항을 보드에 넣을 경우 정확한 10K 값은 신화입니다. 전력 예산에 따라 다릅니다. 12K는 1K뿐만 아니라 잘 작동합니다.
  • Q1을 사용하여 왼쪽의 구성을 사용하는 경우 전압 분배기가 생성되고 트랜지스터를 켜는 데 사용되는 입력 신호가 낮 으면 문제가 발생할 수 있습니다.

따라서 문제를 명확히하기 위해 내 질문은 다음과 같습니다.

  1. 10K 풀다운 저항은 매번 적용 해야 할 규칙 입니까? 풀다운 저항 값을 결정할 때 고려해야 할 사항은 무엇입니까?
  2. 풀다운 저항은 모든 응용 분야에 실제로 필요합니까? 풀다운 저항이 필요한 경우는 무엇입니까?
  3. 어떤 구성을 선호하고 왜 그럴까요? 없는 경우 더 나은 구성은 무엇입니까?

NPN 구성



답변

요약 된 솔루션 :

  • 두 구성은 거의 비슷합니다.

  • 거의 모든 경우에 동일하게 작동합니다.

  • 하나가 다른 것보다 더 나은 상황에서는 실제 사용을 위해 디자인이 과도하게 한계가 있습니다 (두 가지를 실질적으로 다르게 만드는 것이 중요한 것은 작업이 “가장자리에 있음”을 의미합니다). .

  • R 4 V i n

    R2

    또는 는 이 개방 회로 일 수있는 경우에만 필요합니다 .이 경우에는 좋은 생각입니다. 대부분의 경우 최대 약 100K의 값이 정상입니다. 대부분의 경우 10k는 안전한 값입니다.

    R4

    Vin
  • 바이폴라 트랜지스터의 2 차 효과 (내 답변에서 언급 한)는 Icb 역 바이어스 누설 전류를 싱크하기 위해 R2와 R4가 필요할 수 있음을 의미합니다. 이 작업을 수행하지 않으면 be 접점에 의해 전달되며 장치가 켜질 수 있습니다. 이것은 실제로 알려진 효과이며 잘 문서화되어 있지만 항상 강의에서 잘 배우지는 않습니다. 내 답변 추가를 참조하십시오.


왼손 케이스 :

  • 드라이브 전압이 만큼 감소하여 9 % 줄어 듭니다.
    1011

  • 입력이 개방 회로 인 경우베이스는 10K를 접지에 연결합니다.
  • 입력이 LOW이면,베이스는 약 1K가 접지됩니다. 실제로 1K // 10K = 본질적으로 동일합니다.

오른손 케이스 :

  • Drive = 의 100 %가 1K를 통해 적용됩니다.
    Vin

  • 이 개방 회로 인 경우베이스는 10K를 접지에 연결합니다 . (11K와 반대).
    Vin

  • 입력이 LOW 인 경우 기본은 1K이며 기본적으로 동일합니다.

R2와 R4는베이스 누설 전류를 접지로 분로시키는 역할을합니다. 저전력 또는 소 신호 젤리 빈 트랜지스터의 경우 최대 몇 와트 정격의 경우,이 전류는 매우 작으며 일반적으로 트랜지스터를 켤 수는 없지만 극단적 인 경우에만 가능합니다. 따라서 일반적으로베이스를 낮게 유지하기에 100K이면 충분합니다 .

이는 이 개방 회로 인 경우에만 적용됩니다 . 경우 접지되고, 이는이 R1 또는 R5는 지상 및 R2 또는 R4가 필요하지 않은 염기 출신이어서, LOW 의미한다. 이 개방 회로 수있는 경우 (예 : 시작시 프로세서 핀이 개방 회로이거나 정의되지 않은 경우) 올바른 설계에 이러한 저항이 포함됩니다 . V i n V i n

Vin

Vin

Vin

다음은 핀 플로팅으로 인한 매우 짧은 “블립”이 주요 결과 인 예입니다. 아주 오래 전에 8 트랙 오픈 릴 데이터 테이프 드라이브를 제어하는 ​​회로가있었습니다. 시스템 전원을 처음 켰을 때 테이프가 고속으로 풀리고 역 풀림됩니다. 이것은 “매우 매우 성가신”이었습니다. 코드가 점검되었으며 결함이 없습니다. 포트가 초기화됨에 따라 포트 드라이브가 개방 회로로 바뀌고 테이프 데크에서 플로팅 라인을 끌어 당겨 테이프 포트에 되감기 코드를 넣을 수있었습니다. 되 감았 다! 초기화 코드는 테이프가 이미 중지되었고 자체적으로 시작되지 않는다고 가정하여 테이프를 중지하도록 명시 적으로 명령하지 않았습니다. 명시적인 중지 명령을 추가하면 테이프가 엉켜 풀려 나지 않습니다. (34 년 전 뇌의 손가락에 의존합니다. (이 답변을 편집하면서 거의 38 년 전인 1978 년 초에 시작되었습니다). 예, 당시 마이크로 프로세서가있었습니다. 그냥 :-).


사양 :

Q1이 의도하지 않게 켜지지 않도록 10K 저항이베이스에 직접 필요합니다. Q1과 함께 오른쪽의 구성을 사용하면 저항이 너무 약해베이스를 잡아 당길 수 없습니다.

아니!

실용적인 목적으로 10K = 11K는 시간의 99.8 %이며 대부분의 경우 100k까지 작동합니다.

R2는 또한 VBE를 과전압으로부터 보호하고 온도 변화시 안정성을 제공합니다.

두 경우 모두 실질적인 차이가 없습니다.

R1은 과전류로부터 Q1의베이스까지 보호하며 “uC-out”전압이 높은 경우 (예 : + 24V) 더 큰 값의 저항이됩니다. 전압 분배기가 형성되지만 입력 전압이 충분히 높기 때문에 문제가되지 않습니다.

일부 장점.

R1은 원하는 기본 구동 전류를 제공하도록 설계되었습니다.

R1=VI=(Vin−Vbe)Idesiredbasedrive

으로 낮은 충분한 전류 이상을 설계 한 후 :

VBE

R1≅VinIbdesired

Ibase desired>>Icβ

-여기서 = 현재 게인.

β

경우 (예 : BC337-40 곳 600-250)을 다음을 위해 디자인 없는 특별한 이유가없는 한.

βnominal=400

β=

β≤100

예를 들어 이면 입니다.

βnominal=400

βdesign=100

만약 및 다음V I N = 24 V

Icmax=250mA

Vin=24V

R에B=V

Ib=Icβ=250100=2.5mA


Rb=VI=24V2.5mA=9.6kΩ

베타는 보수적이지만 8.2k 또는 4.7k는 괜찮으므로 10k를 사용할 수 있습니다.

Pr4.7k=V2R=2424.7k=123mW

이것은 저항으로 문제가되지 않지만 123mW는 완전히 사소한 것이 아니므로 10k 저항을 대신 사용할 수 있습니다 .

14W

전환 된 컬렉터 전력 = V x I = 24 x 250 = 6W입니다.

오른쪽에 Q2와 함께 내 구성이 있습니다. 내 생각에는:

NPN 트랜지스터의베이스는 MOSFET 또는 JFET와 같은 높은 임피던스 지점이 아니며 트랜지스터의 HFE가 500 미만이며 트랜지스터를 켜는 데 최소 0.6V가 필요하므로 풀다운 저항은 중요하지 않습니다. 대부분의 경우 필요하지 않습니다.

위와 같이-예, 그러나. 즉,베이스 누수가 때때로 물릴 것입니다. 머피는 풀다운이 없으면 메인 대행 직전에 우연히 감자 대포를 군중에게 발사하지만 10k에서 100k 풀다운하면 당신을 구할 수 있다고 말합니다.

풀다운 저항을 보드에 넣을 경우 정확한 10K 값은 신화입니다. 전력 예산에 따라 다릅니다. 12K는 1K뿐만 아니라 잘 작동합니다.

예!
10k = 12k = 33k. 100k가 약간 높아질 수 있습니다.
이 모든 것은 Vin이 개방 회로로 갈 수있는 경우에만 적용됩니다.
Vin이 높거나 낮거나 R1 또는 R5를 통과하는 경로가 우세합니다.

Q1을 사용하여 왼쪽의 구성을 사용하는 경우 전압 분배기가 생성되고 트랜지스터를 켜는 데 사용되는 입력 신호가 낮 으면 문제가 발생할 수 있습니다.

그림과 같이 매우 극단적 인 경우에만 해당됩니다.

IR1=VR=Vin−VbeR1


IR2=VbeR2

R2가 “훔치는”비율은

IR2IR1=VbeR2Vin−VbeR1


IR2IR1=R1R2×VbeVin−Vbe

경우 , 다음
및 경우 , 다음 (합계를 명확하게하기 위해)

따라서 드라이브 손실의 전체 비율은
즉 1k / 10k 인 경우에도 드라이브 손실 최소한입니다.

R1=1k

R2=10K

Vbe=0.6VVin=3.6VVbe

R1R2=0.1


Vbe=0.6V

Vin=3.6V

0.1×0.2=0.02=2%

VbeVin−Vbe=0.63.0=0.2

0.1×0.2=0.02=2%

만약 2 %의 드라이브 손실이 중요하다고 베타와 더 밀접하게 판단 할 수 있다면 우주 프로그램에 있어야합니다.

  • 궤도 발사기는 일부 주요 영역에서 1 %-2 % 범위의 안전 마진으로 작동합니다. 궤도로의 탑재량이 발사 질량의 3 % ~ 10 % (또는 그 이하) 인 경우 안전 마진의 모든 %가 점심에서 물립니다. 최근의 북한 궤도 발사 시도는 실제 안전 마진을 -1 %에서 -2 %로 중요하고, 어쩌면 “summat gang aglae”어딘가에 사용했습니다. 그들은 좋은 회사에 있습니다-미국과 소련은 1960 년대 초 많은 많은 발사기를 잃었습니다. 나는 일찍 아틀라스 미사일을 만들었던 사람을 알고 있었다. 그들이 가진 재미. 하나의 러시아 시스템은 결코 성공적으로 발사되지 않았습니다. 너무 복잡합니다.) 영국은 FWIW에서 위성 하나를 발사했습니다.

추가

의견에서 제안되었습니다

NPN이 CURRENT 제어 장치 인 경우 R2 및 R4는 필요하지 않습니다. R2 및 R4는 MOSFET과 같은 VOLTAGE 제어 장치에만 적합합니다.

MCU 출력이 hi-Z이고 트랜지스터가 전류에 의해 제어되는 경우 풀다운이 어떻게 필요할 수 있습니까? 당신은 “누가”라고 말하지 않았습니다. 승인. “왜”라고 말하고 싶지 않습니까?

바이폴라 트랜지스터에는 중요한 2 차 효과가 있으며, 이로 인해 R2 및 R4가 유용하고 때로는 필수적인 역할을합니다. R2 버전은 R4 버전과 동일하지만이 경우 약간 “순결”하므로 R2 버전에 대해 설명하겠습니다 (즉, R1은 관련이 없음).

Vin이 개방 회로이면 R2가베이스에서 접지로 연결됩니다. R1은 효과가 없습니다. 베이스는 신호 소스없이 접지되어야합니다.
그러나, CB 접합은 사실상 역 바이어스 된 실리콘 다이오드이다. 역 누설 전류는 CB 다이오드를 통해베이스로 흐릅니다. 접지로의 외부 경로가 제공되지 않으면이 전류는 순방향 바이어스 된베이스 이미 터 다이오드를 통해 접지로 흐릅니다. 이 전류는 개념적으로 Beta x Icb 누설의 콜렉터 전류를 발생 시키지만 이러한 낮은 전류에서는 기본 방정식 및 / 또는 게시 된 장치 데이터를 살펴 봐야합니다.
여기서 BC337-데이터 시트의 Vcb = 0 인 경우 Icb 컷오프는 약 0.1 uA입니다.
Ice0 =이 경우 콜렉터 기본 전류는 약 200 nA입니다.
이 예에서 Vc는 40V이지만 전류는 약 10 도마 다 두 배씩 상승하고 사양은 25C이며 그 효과는 전압에 독립적입니다. 두 사람은 밀접한 관련이 있습니다. 약 55c에서 1 uA를 얻을 수 있습니다. 일반적인 Ic가 1mA이면 1uA는 관련이 없습니다. 아마.
R2를 생략하면 가짜 켜기 문제가 발생하는 실제 회로를 보았습니다.
R2 = 100k라고 말하면 1uA는 0.1V 전압 상승을 일으키고 모두 정상입니다.


답변

매우 논쟁적인 문제로 불을 피울 위험에 처해 두 가지 그라우트를 추가 할 것입니다.

OP는 가능한 또 다른 구동 신호로 “또 다른 디지털 출력”또는 “아날로그 신호”를 언급합니다. 명백한 진술의 위험, 저항 값이 너무 구동원이 ON 트랜지스터 우회전 보장되도록 선택되어야 오프 최악 조건. 소스 의 가 0.6V보다 크면 실제로 R4가 필요합니다. 예를 들어 구동 소스가 레일 투 레일 출력이없는 연산 증폭기이거나 포화 전압이 높은 디지털 트랜지스터 출력 인 경우가 이에 해당합니다. 마찬가지로, 트랜지스터의베이스 전류가 에서 소스로 트랜지스터를 켜기에 충분하도록 R1 및 R2를 선택해야합니다 . V O H ( M I N )

VOL(MAX)

VOH(MIN)

그와 마찬가지로 적절한 데이터 시트를 참조하여 적절히 설계하십시오.


답변

왼쪽은 기본 전압을 낮추기 위해 전압 분배기를 제공하는 것처럼 보이지만 사실은 아닙니다. 기본 전압은 또는 저 전류의 경우 약 0.65V입니다. R2는 마이크로 컨트롤러의 출력에서 ​​약간 더 높은 전류 만 발생하지만 65 A에서는 걱정할 필요가 없습니다. 그렇습니다. 마이크로 컨트롤러의 핀이 Hi-Z 인 경우 R2는베이스를 아래로 당깁니다. 전압이 공급되지 않으면 트랜지스터가 전도를 시작하지 않지만 마음이 편 해지면 추가하십시오.
R2가 있으면 변화는 R2가 없을 때보 다 변화가 적지 만 그 효과는 무시할 만합니다. μ V B E

VBE

μ


VBE

IB

오른쪽에서 R4는 출력 핀에서 접지까지 불필요한 전류 경로 만 발생시킵니다. 만약 마이크로 컨트롤러가 5V에서 동작한다면 R2는 500 A 가 될 것이다 . R4는 마이크로 컨트롤러의 핀이 Hi-Z 인 경우에만 기능을 가진다.

μ

R2보다 R4의 전류가 더 크기 때문에 왼쪽 솔루션을 선호합니다. 처음에 R2 / R4를 배치하면 아마 아닐 것입니다.


답변

Steven과 Russel이 지적했듯이 두 경우는 모두 비슷합니다. 그러나 높고 낮게 구동되는 일반 디지털 논리 출력의 경우 풀다운이 전혀 필요하지 않습니다. 이것이 내가 텔라 클라 보가 말하려고했던 것이지만 나중에 그의 의견에 대해서는 확신을 갖지 못했습니다. 어쨌든 그는 대답을 잘 얻지 못했고 많은 배경을주지 않았습니다.

일반적인 CMOS 디지털 로직 출력에는 라인을 높고 낮게 구동하는 트랜지스터가 있습니다. 이 경우 단일 직렬 저항이 적합합니다. 로우 사이드 FET가 켜져있을 때 출력이 효과적으로 접지에 연결되므로 디지털 출력이 낮 으면 풀다운이됩니다. 또한베이스에서 약간의 전하를 빼기 위해 전류가베이스 저항을 통해 역으로 흐르기 때문에 NPN 트랜지스터를 더 빨리 끄는 데 도움이됩니다. 그렇지 않으면이 전하는 “사용”되어 수집기와 이미 터를 통해 훨씬 더 많은 전하가 흐르게된다.

경우에 따라 풀다운 저항이 여전히 필요합니다. 디지털 출력이 높은 임피던스를 낼 수 있다면,베이스를 긍정적으로 켜거나 끄는 무언가를 갖는 것이 좋습니다. 대부분의 마이크로 컨트롤러 출력은 전원을 켠 후 높은 임피던스에서 시작합니다. 마이크로 및 구성 방법에 따라 펌웨어가 포트를 초기화하여 한 방향으로 구동하기까지 10 초가 걸릴 수 있습니다. 글리치 등으로 인해 전원이 켜질 때 트랜지스터가 켜지지 않아야하는 경우에도 풀다운이 필요합니다.

결론적으로,베이스 풀다운 (또는 PNP의 풀업) 저항이 바이폴라 트랜지스터에 대해 실제로 수행하는 작업을 관점에서 살펴 보도록하겠습니다. 이 장치는 전압이 아닌 전류에서 작동합니다. 트랜지스터를 켜려면 플로팅베이스를 통해 전류 가 있어야합니다 . 스트레이 신호에 대한 용량 성 커플 링 은 높은 임피던스 노드에서 상당한 전압 변화를 일으킬 수 있지만 일반적으로 전류는 매우 작습니다. 트랜지스터가 전도 에지에서 바이어스되고 다운 스트림이 높은 게인을 갖지 않는 한,베이스의 부유 용량 성 픽업은 트랜지스터를 켤 가능성이 없다. 물론 상황이 발생할 수는 있지만 MOSFET의 고 임피던스 게이트와 관련해서는 문제가되지 않습니다.

실제로 공간이나 예산이 제한되어 있지 않는 한, 트랜지스터가 켜져 있는지 여부에 관계없이 트랜지스터베이스가 떠 다니지 않도록하십시오. 그러나 여분의 풀다운이 문제가되는 상황이 발생하면 조심스럽게 생각하고 실제로 필요한지 여부를 결정하면서 트랜지스터를 켤 수있는베이스를 통해 충분한 전류를 공급하는 스트레이 신호와 그 턴온의 결과를 염두에두면 .

정당한 이유로 또는 항상 좋은 생각이라고 들었 기 때문에 항상 10kΩ 풀다운을 사용하는 것은 어리석은 일입니다.


답변

실제 결과 :

베이스의 연결이 끊어졌을 때 (또는 리셋 중 3- 상태) 2N3904의 역 바이어스 CB 누설 전류에 의해 녹색 LED가 부분적으로 켜졌다. 접지 경로를 추가하면베이스 영역에서 CB 누설 전류가 분로되어 LED가 완전히 어두워졌습니다.

LED의 문제는 아니지만 모터라고 말하면 리셋 후 제어되지 않은 런 어웨이로 인해 짧은 시간 동안도 바람직하지 않은 결과가 발생할 수 있습니다.

저항 R2 | R4는 또한 기본 영역에서 전하를 제거하는 데 도움이되므로 채도에서 차단으로 전환하는 것이 더 빠릅니다. 이 경우 왼쪽에서 토폴로지의 낮은 저항 (베이스와 접지 사이의 저항 R2)이 더 좋습니다.


답변

회로의 소스가 항상 깨끗하게 높거나 낮게 끌어 올릴 디지털 출력 인 경우 풀다운 저항이 필요하지 않습니다. 풀 사이즈 저항은 충분한 전류를 통과하여 트랜지스터를 만족스럽게 켜는 데 충분한 전류를 통과 할 수 있기 때문입니다. 5 볼트 로직 (4.3 볼트 떨어짐을 의미)은 원격으로 합리적인 양의 컬렉터-베이스 누설을 통과하는 데 아무런 문제가 없습니다.

회로의 소스가 하이와 플로팅간에 전환되는 디지털 출력이고 플로팅이 “off”로 변환되는 경우 첫 번째 구성은 일반적으로 “정상”BJT 및 로직 레벨과 관련된 상황에서 일반적으로 우수합니다. 다른 유형의 트랜지스터 또는 논리 레벨을 사용하면 두 번째 트랜지스터가 더 나은 경우가 있습니다. 첫 번째 구성의 장점은 트랜지스터의 콜렉터-베이스 누설 전류에서 “턴 오프”저항의 크기가 0.5V로 떨어지면 트랜지스터의 전류가 40 % 만 증가한다는 것입니다. 켜십시오. 대조적으로, 후자의 구성에서 동일한 0.5V 가정을 사용하는 경우, 예를 들어 3.3V 출력을 사용하는 경우,

두 번째 구성이 첫 번째 구성보다 실제로 더 잘 작동하는 유일한 시간은 “높은”논리 출력의 전압이 트랜지스터를 켜기에 거의 적합하지 않은 경우입니다. 이 시나리오에서, 두 번째 회로는 로직에 의한 전체 전압 출력이 트랜지스터를 켤 수있게합니다. 반대로, 첫 번째 회로는 전압을 다소 떨어 뜨립니다. 바이폴라 접합 트랜지스터의 경우 일반적으로 전압 마진이 너무 커서 약간의 전압 강하가 중요하지 않습니다. 그러나 MOSFET을 사용하면 때로는 얻을 수있는 모든 전압이 필요합니다. 또한 MOFSET을 구동 할 때 바이폴라 접합 트랜지스터에 사용하는 것보다 더 큰 직렬 저항으로 벗어날 수 있습니다. 또한 무엇을 운전하고 있는지에 따라 트랜지스터가 드레인-게이트 단락으로 실패하더라도 프로세서 핀이 과도한 전압에 노출되지 않도록 제 2 회로에서 저항의 크기를 조정할 수있다. 첫 번째 회로는 그러한 보호 기능을 제공하지 않습니다.


답변

신호 구동에 사용되는 프로그래머블 디바이스 (uC 또는 CPLD)로 더 많은 노이즈 내성을 필요로하는 중요한 애플리케이션 인 경우 파워 온 리셋 조건은 이러한 핀을 활성 출력 전에 입력으로 정의해야합니다. 따라서 EMI가 높을 때 스트레이 노이즈 트리거링 상황을 피하기 위해 풀다운 저항을 포함시킬 것입니다.