대부분의 최신 마이크로 컨트롤러 디자인은 클록 입력의 모든 패턴에서 작동합니다. 단, 높은 펄스가 특정 최소 길이 미만이 아니고, 낮은 펄스가 특정 최소 길이 미만이 아니며, 저고 / 저 또는 고 / 저가 없음 펄스 쌍이 특정 길이 미만입니다. 본질적으로 발생하는 일은 칩이 특정 클럭 에지와 관련된 모든 작업을 수행 한 후 칩이 다음 클럭 에지를 기다리는 것 외에는 아무 것도하지 않는 상태입니다. 다음 클럭 에지가 10 일 동안 도착하지 않으면 (칩에 외부 감시 장치가없는 경우) 칩은 칩이 준비된 순간에 에지가 도착한 것과 동일한 상태가됩니다.

일반적으로 마이크로 컨트롤러에서 클록을 일시 정지하면 전류 소비가 실질적으로 줄어들지 만 “슬립”기능을 사용하는 것만 큼은 아닙니다. “실행”모드에서 대부분의 마이크로 컨트롤러의 전류 소비는 일정한 대기 전류와 초당 사이클 당 일정량의 전류 (사이클 당 충전으로 ‘보다 자연스럽게’표현 될 수 있음)로 추정 할 수 있습니다. 예를 들어, 칩의 대기 전류는 10uA이고 전류는 0.1mA / MHz (100pC / 사이클)입니다. 이러한 칩을 10MHz에서 실행하면 1.01mA의 전류가 생성됩니다. 1MHz에서 실행하면 0.11mA가 생성됩니다. 100KHz에서 실행하면 0.02mA가 생성됩니다. 1Hz woudl에서 실행하면 0.0100001mA가 생성됩니다. 한편, 칩은 1uA의 슬립 전류를 제공 할 수있다. 일반적으로, 슬립 모드로 들어가면 칩이 슬립 상태 일 때 유용한 기능을 수행하지 않는 칩 영역의 전원이 완전히 꺼 지므로 해당 영역에서 발생할 수있는 누설 전류를 피할 수 있습니다. 경우에 따라 레지스터 파일과 같은 영역의 전압을 레지스터 파일이 내용을 보유 할 수있는 수준으로 낮추지 만 매우 빠르게 액세스 할 수는 없습니다 (아무 액세스하지 않기 때문에 액세스 속도는 중요하지 않습니다) .

일부 구형 마이크로 프로세서, 마이크로 컨트롤러 및 기타 장치는 최대 클록 높이 및 / 또는 클록 로우 시간을가집니다. 이러한 프로세서는 회로를 절약하기 위해 동적 로직을 사용했습니다. 동적 로직의 예로, 시프트 레지스터를 고려하십시오. 일반적인 정적 레지스터 비트는 값을 유지하기 위해 2- 트랜지스터 회로가 필요하지만 동적 레지스터 비트는 판독 트랜지스터의 게이트에서 값을 유지합니다. 2 상 클록 동적 시프트 레지스터는 비트 당 4 개의 NFET 및 2 개의 저항을 사용하여 NMOS에서 실현 될 수있다. 정적 시프트 레지스터에는 비트 당 8 개의 NFET와 4 개의 저항이 필요합니다. 오늘날 동적 로직 접근 방식은 그리 일반적이지 않습니다. 1970 년대에, 게이트 커패시턴스는 상당했고 그것을 제거 할 수 없었습니다. 따라서 그것을 이용하지 않는 특별한 이유는 없었다. 오늘, 게이트 커패시턴스는 일반적으로 훨씬 낮으며, 칩 제조업체는이를 적극적으로 줄이기 위해 노력하고 있습니다. 동적 로직을 안정적으로 작동 시키려면 종종 게이트 커패시턴스를 높이기 위해 의도적으로 작동해야합니다. 대부분의 경우, 커패시턴스를 증가시키는 데 필요한 여분의 칩 영역은 커패시턴스를 불필요하게 만들기 위해 더 많은 트랜지스터를 추가하는 데 효과적으로 사용될 수 있습니다.

답변